ג'ון קוטר, סגן נשיא לשיווק IP בסינוופסיס

ערכת פיתוח HPC חדשה של סינופסיס מספקת רמה גבוהה של ביצועים

צריכת הספק ויעילות בשטח עבור DesignWare IP למעבד ראייה EV6x

 

ערכת פיתוח HPC עבור EV6x מספקת הפחתה של עד ל-39% בצריכת ההספק לאותו שטח עבור מערכות על גבי שבב הדורשות עיבודי אינטליגנציה מלאכותית מתקדמים

 

חברת סינופסיס (Nasdaq:SNPS) הכריזה על ערכת פיתוח ה-DesignWare High Performance Core (HPC) עבור מעבדי E   V6x, במטרה לסייע למתכננים לעמוד בדרישות הביצועים, צריכת ההספק והשטח של המערכות על גבי שבב שלהם עבור יישומי ראייה משובצת (EV) ואינטליגנציה מלאכותית (AI). ערכת הפיתוח DesignWare HPC כוללת חבילה של שבבי זיכרון במהירות גבוהה ובצפיפות גבוהה ושל ספריות לוגיות בעלות התמחויות ייחודיות, המאפשרת למתכנני מערכות על גבי שבב למטב את יחידות עיבוד ה-vector DSPs ומנועי ה-CNN (Convolutional Neural Network) הכלולים במעבד ה-EV6x בכדי להשיג מהירות מירבית, שטח מזערי, צריכת הספק מזערית או את האיזון האופטימלי בין שלושה משתנים אלה. בכפוף לדרישות של יישום היעד, מתכננים העושים שימוש בערכת הפיתוח HPC עבור מעבד EV6x יכולים למטב את המימוש שלהם כך שישיג הפחתה של 39% בצריכת ההספק, צמצום של 10% בשטח או שיפור של 7% בביצועים עבור המערכות על גבי שבב שלהם.

ערכת הפיתוח HPC החדשה עבור מעבדי הראייה הממוחשבת המשובצת EV6x כוללת מימושי יחידות זיכרון מטמון מהירים, SRAM בעלי שתי יציאות תקשורת וצפיפות גבוהה ביותר, וחבילה של תאים לוגיים הכוללים multi-bit flip-flops, וכן מדחסים ומרבבים המאפשרים למתכננים לשפר את ביצועי המעבדים של המערכות על גבי השבב שלהם ולקצר את הזמן עד ל-tapeout. קיימות אפשרויות זמינות גם עבור תהליך overdrive או מתח נמוך, "פינות" PVT (Process, Voltage, Temprature), תאים מרובי ערוצים ובדיקות עצמיות ותיקון עצמי מובנים עבור זכרונות  (BIST – Built-In Self Test). תסריטים ((scripts ממוטבים של זרימת תכנון(design flow)  וייעוץ של מומחים בנוגע למיטוב ליבות, כולל שירותי מימוש FastOpt, זמינים גם הם בכדי לסייע לצוותי תכנון להשיג את מטרות תכנון המעבדים וה-SoC (System on a Chip) שלהם בזמן הקצר ביותר האפשרי.

"ל-IP הפיזי בו משתמשים לצורך מימוש של מעבדים בתוך מערכות חכמות יש השפעה משמעותית על הביצועים, צריכת ההספק והשטח של התכנון", אמר ג'ון קוטר, סגן נשיא לשיווק IP בסינופסיס. "השילוב בין ערכת הפיתוח DesignWare HPC ומעבדי הראייה EV6x מאפשר למתכננים למטב את הליבות שלהם עבור כל טווח המהירויות, ההספקים והשטחים הנדרשים בכדי לעמוד בדרישות היחודיות של המערכות על גבי שבב שלהם".

 

זמינות

ערכת הפיתוח DesignWare HPC הכוללת ספריות תאים סטנדרטיים המוכחים בסיליקון ומימושי זיכרון משובצים עבור טכנולוגיות תהליך ה-FinFET ב-7 ננו-מטר, 12 ננו-מטר ו-16 ננו-מטר זמינה כעת. ערכת ה-DesignWare עבור מעבד הראייה המשובץ EV6x זמינה גם היא כעת.

 

דילוג לתוכן